该系统由单颗Xilinx Virtex UltraScale+ XCVU9PFLGA2104 FPGA芯片为核心,支持2586万逻辑门的设计验证,支持75.9Mb内部随机存储器、支持6840个DSP Slices
通过专用的HSPI2-DQS扩展接口,可以为用户提供最多3组DDR3(800MHz)/DDR4(900MHz)的Memory接口
VeriTiger-V9P提供4路可编程差分时钟,2路固定单端时钟(100MHz)
2路MMCX差分时钟输出,1路MMCX差分时钟输入,用于多平台时钟同步
为用户提供20组HSPI2扩展接口,支持734个扩展I/O,通过不同类型的扩展接口支持single ended + LVDS等多种接口标准
通过 HSPI2-MGT 标准连接器为用户提供40路 Transceiver 通道
通过 HSPI2-LVDS 标准连接器为用户提供72路LVDS差分对信号
支持独立的BANK电压配置,支持1.2V;1.35V;1.5V;1.8V
1组4位拨码开关
4个自定义LED灯
12路插针GPIO信号
支持 原生的JTAG 配置模式,便于用户进行在线调试
支持千兆以太网配置模式,便于用户快速配置环境
支持 SD Card 配置模式,便于用户离线配置环境
通过ProtoWizard工具支持Runtime阶段调试,支持多SUIT离线配置,支持多路全局时钟配置
支持远程关机,电源监控管理,系统散热管理,异常报警,异常断电自保护
支持电源自测试,支持BANK电压自测试,支持系统状态自测试
支持电压/电流状态回读
支持FPGA镜像加密,支持增高IO保护,支持轨道保护
支持在线固件升级,可随时同步最新系统状态
支持开箱即用板卡,提供最小系统快速启动方案,支持双路千兆网卡,支持PCIE接口,支持光纤通讯接口
虚拟按键支持,用户交互更加直观便捷
数据通路功能,为用户提供交互接口,减少用户二次开发工作量
支持高速仿真,DUT主时钟频率支持50Mhz
支持自动生成软硬件之间的高速互联接口,自动编译软件环境和硬件环境
支持C/C++ Testbench,Verilog/System Verilog/UVM Testbench
支持寄存器100%全可见和硬件断点功能
支持ICE验证(In-Circuit Emulation)
大量通过验证的Transactor,包括 AMBA,GPIO,IIC,GMII等
支持8+ Probe通道,通道间支持不同的采样时钟
支持Probe硬件断点
支持Probe 1Kbits*16M深度调试能力,支持每个周期10752bit波形信号
<2M的BRAM占用
最大支持157Mhz的DUIT时钟频率
动态修改Testbench受控时钟频率,不需要重新综合设计工程
获取DUT内部所有Wire/reg类型信号,产生VCD格式波形文件和FSDB格式文件
支持预警提示机制:采样时钟选择错误预警,带宽溢出预警,波形文件可靠性提示
通过Vivado的tcl脚本,对可操作地址空间进行读写访问
专用的数据通路,对数据进行编解码,提供错误恢复和链路校准,确保链路的稳定可靠
直连串口,方便建立调试通道
AXI总线互联矩阵IP,提供AXI总线互联能力,易于扩展
VeriTiger-V9P: L240.01mm W216.66mm H61mm