亚科鸿禹EDA|加速SoC/ASIC仿真验证|Prototyping&Emulator前沿供应商！

VeriTiger®-QV19P

FPGA数量：4 尺寸：678*444*95 (mm) 重量：13.6Kg 功率：最高480W

VeriTiger®-DV19P

FPGA数量：2 尺寸：340*447*95mm 重量：6.8 kg 功率：最高240w

VeriTiger®-V19P

FPGA数量：1 尺寸：340*223*95 (mm) 重量：3.5kg 功率：最高120w

更强性能，指数级提速

16Gbps通信接口用于平台与主机间高速的数据传输和信号抓取，44路25Gbps GTY高速通道支持更高性能的板间互联，单板运行时钟性能可达100MHz、多片分割运行速率可达20-30MHz。

更大容量，超强可扩性

基于赛灵思目前容量最大的Virtex UltraScale+ XCVU19P FPGA，通过GTY高速收发器支持板间高性能互联，VeriTiger-QV19P实现近2亿门逻辑验证规模。

接口灵活，超强扩展能力

丰富的高性能IO及多种类型高速接口资源，支持100多种即拿即用的功能子卡资源，可快速创建目标原型系统，自研子卡管理软件有效监测管理。

硬件升级，超强运行保护

加高版机身，更利于系统内部通风；多排风口设计，为硬件长时间高效率运行提供更强保护，增强系统运行可靠性、延长使用周期。

主要参数

产品名称	逻辑容量	FPGA RAM	DSP Slices	用户IO	内存支持
VeriTiger®-QV19P	~196M ASIC Gate	663.6Mb	15360	6576	DDR48, DDR48/DDR3*8
VeriTiger®-DV19P	~ 98M ASIC Gate	331.8Mb	7680	3288	DDR44, DDR44/DDR3*4
VeriTiger®-V19P	~ 49M ASIC Gate	165.9Mb	3840	1644	DDR42, DDR42/DDR3*2

功能标签

支持并行综合

支持深度调试

支持HyperSemu®硬件仿真加速

hsSynth

hsSynth高速并行逻辑综合解决方案打破对大规模设计进行完整综合的执行惯性，对用户RTL级设计进行模块级拆分定义，采用多模块同步并行的执行模式，实现综合流程的多倍提速。对于设计中的多次迭代，使用hsSynth仅需对迭代的子模块进行重新综合，极大加速迭代综合流程。

功能标签

Top-down

Bottom-up

增量编译

多倍提速

ProtoWizard®

ProtoWizard®是亚科鸿禹®自主研发的对原型硬件平台进行资源管理的软件，重点应用于FPGA 原型验证过程中的环境搭建、资源管理、安全监测、系统配置等，帮助用户快速建立开发环境，有力提升原型验证效率。

功能标签

支持多用户管理

支持多设备管理

支持远程关机

支持在线更新

支持硬件自测

hsDman

hsDman是亚科鸿禹®自主研发的子卡管理软件，对亚科鸿禹®为用户提供的100多种即拿即用的功能子卡资源进行有效监测管理，协助测试团队快速创建接口类目标原型系统。

功能标签

管脚映射

子卡库

母板库

转接卡库

hsTrace

hsTrace深度调试工具针对嵌入式逻辑分析仪由于采样数据存放于FPGA片上导致资源受限、采样深度受限、采样数据导出速度过慢等痛点，采样数据存储于外部DDR中，不占用FPGA的RAM资源，避免对用户设计造成影响，同时极大增加了存储波形数据的容量，以太网接口作为通信接口，快速传输波形数据至PC端，在PC端接收到标准的波形文件后，就可以对波形数据进行还原显示。