VeriTiger®-PT100S是亚科鸿禹全新一代FPGA原型验证系统，搭载最新的VP1902芯片，设计全新硬件架构、开发高性能IO传输通路，配套自动化编译调试软件及配置管理软件、仿真加速软件同步升级，使其具备更大规模的验证容量、更高速稳定的系统性能、更灵活的可扩展性及更多用户友好的功能设计，验证调试指标及自动化体验全面提升，大幅提升前沿芯片开发全场景验证及硅前软硬件协同开发效率，加速产品上市
VeriTiger®-PT100S
FPGA数量：1 尺寸：569*439*146 mm 重量：20kg 功率：220V@600W
更大容量
单平台拥有18.5M系统逻辑资源， 验证容量达1亿等效逻辑门，相较上一代产品提升2倍，支持多台级联至超大规模更强性能
64lane GTYP数据速率达32Gbps；32lane GTM数据速率最高支持56Gbps，另外支持双通道合并模式完成最高112Gbps光信号速率；支持PCIe 5.0、DDR5、100GE及以上光纤以太网等，平台性能提升达2倍更灵活扩展
通用IO数量翻倍，近2000个XPIO分布于全新架构的HSPI3连接器、FMC+标准连接器及可扩展高速接口，并配套丰富子卡及相应接口方案，满足众多验证应用场景；面板接口采用模块化设计，支持特殊场景的模块化定制方案更多用户友好设计
支持分布式全自动编译；开发低延迟调试通道；支持子卡自动识别并配置；配备双电源；提供多种类上位机互联接口等，自动化体验进一步提升主要参数
| 产品名称 | 逻辑资源 | FPGA RAM | DSP Slices | 用户IO | 内存支持 |
| VeriTiger®-PT100S | ~100M ASIC Gate | 858Mb | 6864 | 1940 | DDR4-SODIMM*2，LPDDR4/4X*1 |
功能标签
hsPtCompiler2.0
hsPtCompiler2.0是亚科鸿禹结合丰富前沿用户工程应用实践，全面升级其VeriTiger®系列FPGA原型验证系统自动编译与深度调试全流程软件，以“网表分析引擎+自研分割算法”为核心，整合逻辑综合、分割、时序优化、深度调试与硬件管理全流程能力，为超大规模芯片FPGA原型验证提供高效、稳定的自动编译、实时管控、深度调试全流程软件解决方案。功能标签
子卡是功能验证的重要辅助工具，能够有力增强验证扩展性。亚科鸿禹提供100多种即拿即用功能子卡资源，并提供经过众多开发项目充分验证的成熟解决方案。同时随着SoC/ASIC设计验证的需求不断多样化，更多类型的子卡需求不断涌现，亚科鸿禹专业研发团队可根据验证项目需求提供快速高效的子卡定制服务。
HSPI2-027-SoC3-A14
HSPI2-044-GPIO-B12
HSPI2-057-UTEH-A11
HSPI2-070-MIPI-A10
HYDZ-054-SFP8-A10
HYDX-034-USB3-A12
HSMGT-073-SGMI-A10
HSMGT-048-HD20-B11
HSMGT-018-M2ST-A10
HSMGT-025-PCIE-B10
HYDX-018-PCIE-M10
HSMGT-026-PCRT-A10
HSPI2-049-ZYU4-A12
HYDT-050-FMC1-B10
Samtec-HSPI2-Cable
获取定制方案
根据您设计的规模大小、接口类型、应用领域等方案参数量身匹配最优ROI验证方案，搭建调试仿真环境、深度跟踪验证全流程
