企业级超大规模硬件仿真加速器-HyperEmu
亚科鸿禹团队深耕数字集成电路仿真验证EDA工具研发及工具的项目应用十余年，累计服务500+前沿数字开发项目。HyperEmu（HyperSilicon Higher Performance Emulator）基于深厚的研发与应用积累、结合数字集成电路设计方法学前沿创新发展，采用全新硬件架构设计、系统构建高性能仿真验证软件生态、不断完善TBA加速模式Transactor库及ICE加速模式降速桥（Speed Bridge）库、可综合mem替代模型库支持，支持灵活硬件组网拓展、自动化设计分割、高性能运行及调试，满足仿真验证全场景应用需求，有力推进下一代芯片提前面市。
关键价值
灵活拓展 超大容量
支持从板级到机架级到机柜级乃至跨机柜互联，灵活拓展容量，实现超大规模验证
优越性能 兆级仿真
在超大规模验证场景下实现数兆赫兹级运行调试性能，显著加速验证迭代
系统级高效调试
自研及通用波形数据格式同步支持，支持全系统信号全可见及灵活高效的信号追踪调试
丰富加速模式支持
支持TBA/ICE等加速模式；支持Hybrid混合仿真，显著左移开发周期
全场景验证加速应用
满足设计早期架构验证/模块级功能验证/系统级仿真/回归测试等全场景仿真验证应用需求
高亮优势
验证容量：
基于高性能、高容量、提供丰富接口和扩展性的XCVU19P FPGA，单模块板支持2亿ASIC等效逻辑门，整机满配支持30亿门，通过整机级联可以实现150亿等效逻辑门验证。
仿真性能：
10MHz+仿真运行频率，典型性能＞1MHz。
设计语言及输入支持：
支持Verilog、 VHDL、System Verilog等主流RTL硬件描述语言和EDIF综合网表，支持C、C++、SystemC Testbench以及UVM 等多种形式的验证方法学。
编译工具：
支持全自动编译、手动编译，支持分布编译，支持多用户操作，最多可支持400用户同时在线。
加速模式支持：
支持事务级（Transaction-Based Acceleration）仿真加速、ICE（In-Circle Emulation）仿真等加速模式；支持结合虚拟平台及虚拟设备进行Hybrid混合仿真，显著左移开发周期。
事务级模型（Transactor）支持：
开发多种应用场景所需的事务级模型（Transactor），用于TBA加速模式下的软硬件高速交互，当前支持APB3、AXI4、AHB3、JTAG、UART、GPIO、I2C、USB3/2、PCIE5/4/3等主流验证场景需求。
ICE降速桥（Speed Bridge）支持：
用于验证DUT外设接口，可以和外部真实接口互连，目前支持JTAG、 UART、I2S、 I2C、PCIE Gen5/4/3 x1/x4/x8/x16 EP&RC、SATA3/2/1、Ethernet 10M/100M/ 1000M/1G /10G /25G/40G/50G/100G、USB3/2 Host/Slave、 Multimedia等。
可综合模型支持：
持续开发完善模拟用户DUT设计中mem模块行为的可综合替代模型，以实现系统级设计向FPGA的快速完整综合，当前支持SPI、Nand、DDR2/3/4/5、LPDDR2/3/4/5、HMC、HBM2E、eMMC等。
调试（debug）能力：
自研高压缩比波形文件格式（HSDB）及查看调试工具（同步支持VCD、FSDB文件格式），实现大规模波形数据高效快速查看、精确分析、灵活调试，支持全系统级100%信号全可见、支持灵活设置复杂触发条件Triger、支持Memory back door操作。
调试手段：
支持Probe、Readback、Force-Release、Trigger、Checkpoint等常见调试手段，支持灵活设置调试策略；支持Memory Backdoor，有力提高设计验证速度和调试效率。
获取定制方案
根据您设计的规模大小、接口类型、应用领域等方案参数量身匹配最优ROI验证方案，搭建调试仿真环境、深度跟踪验证全流程
