亚科鸿禹公司简介
无锡日报报业集团专访亚科鸿禹总经理闫宇暾先生。
亚科鸿禹原型验证板选配件介绍
VeriTiger-QV19P开箱介绍--基于4颗Xilinx VU19P FPGA、融合原型验证和硬件仿真加速功能。
VeriTiger®-QE4000T开箱--为前沿 SoC/ASIC/IP设计提供更高效的仿真验证解决方案。
Hybrid混合仿真--“早期”和“快速”的代名词，用于架构优化、软件协同开发、RTL级仿真加速。
hsTrace深度调试工具简介--提供RTL级在线调试，灵活便捷，快速定位复杂问题。
hsSynth高效并行逻辑综合解决方案简介--实现综合流程的多倍提速。
验证芯得第二期：利用硬件辅助验证工具加速功能仿真。
验证芯得第一期：硬件仿真器加速技术助力数字设计验证成功。
ICCAD 2021 现场回放--亚科鸿禹现场发布VeriTiger-V19P系列原型验证系统！
HDL Creator™（Blue Pearl Software, Inc）--高效的代码分析（RTL lint）工具，在一个简单易用的编辑器中提供实时的语法和代码风格检查。
Analyze RTL™（Blue Pearl Software, Inc）--提供强有力的RTL分析（RTL lint）和调试（debug）能力，业界错误发现和修复率最高。
CDC Analysis（Blue Pearl Software, Inc）--由一套完整的CDC分析、ACE方案和全面的调试工具组成，高效有力的分析CDC问题。
Management Dashboard（Blue Pearl Software, Inc）--提供实时可见的RTL设计规则检查（RTL lint）和CDC分析，提高设计高可靠性。
SDC Generation（Blue Pearl Software, Inc）--自动生成伪路径和多周期路径约束，避免无效路径被传递给综合实现工具，提升设计质量。
ACE（Blue Pearl Software, Inc）--RTL设计中可视化时钟和跨时钟域交叉（CDC），帮助开发人员有效分析设计中的亚稳态问题。
亚科鸿禹落户锡东新城商务区暨江南EDA产学研合作基地启动仪式。
