针对ASIC原型设计和仿真市场，英特尔发布全球最大容量FPGA
11月6日，英特尔FPGA技术大会北京站上宣布，推出全球最大容量的全新Stratix 10 GX 10M FPGA。此前，多家客户已经收到该产品的样片，现已量产。
Stratix 10 GX 10M FPGA是基于现有的英特尔Stratix 10 FPGA 架构以及英特尔先进的嵌入式多芯片互连桥接 (EMIB) 技术。它利用EMIB 技术融合了两个高密度英特尔Stratix 10 GX FPGA 核心逻辑晶片（每个晶片容量为510 万个逻辑单元）以及相应的I/O 单元。英特尔Stratix 10 GX 10M FPGA 拥有 1020 万个逻辑单元，其密度约为Stratix 10 GX 1SG280 FPGA 的 3.7 倍，后者为原英特尔 Stratix 10 系列中元件密度最高的设备。
ASIC原型设计和仿真市场对当前最大容量的FPGA需求格外急切。有数家供应商提供商用现成 (COTS) ASIC原型设计和仿真系统，对于这些供应商而言，能够将当前最大的 FPGA 用于 ASIC 仿真和原型设计系统中，就意味着获得了巨大的竞争优势。
此外，包括英特尔在内的很多大型半导体公司都开发了自定义原型设计和仿真系统，并在流片前使用该系统来验证自身最大规模、最复杂、风险最高的ASSP 和 SoC 设计。ASIC 仿真和原型设计系统可以帮助设计团队大幅降低设计风险。因此，包括英特尔 Stratix 10 FPGA 和更早的 Stratix III、Stratix IV 和 Stratix V 设备在内的英特尔 FPGA，十多年来一直被用做很多仿真和原型设计系统的基础设备。
ASIC 仿真和原型设计系统支持很多与 IC 和系统开发相关的工作，包括：使用真实硬件的算法开发、芯片制造前的早期SoC 软件开发、RTOS 验证、针对硬件和软件的极端条件测试、连续设计迭代的回归测试。
仿真和原型设计系统旨在帮助半导体厂商在芯片制造前发现和避免代价高昂的软硬件设计缺陷，从而节省数百万美元。芯片在制造完成后修复硬件设计缺陷的成本要高得多，通常需要昂贵的重新设计费用。当设备制造出来并交付给终端客户，解决这些问题的成本甚至会更高。正因为风险如此之高，且有可能节省的费用如此之多，这些原型设计和仿真系统为IC 设计团队带来了实实在在的价值。
使用大型的FPGA，能够在尽可能少的 FPGA 设备中纳入大型 ASIC、ASSP 和 SoC 设计。英特尔 Stratix 10 GX 10M FPGA是用于此类应用的一系列大型 FPGA 系列中的最新设备。该款全新的英特尔 Stratix 10 FPGA 支持仿真和原型设计系统的开发，适用于耗用亿级 ASIC 门的数字 IC 设计。包含 1020 万个逻辑单元的英特尔 Stratix 10 GX 10M FPGA，现已支持英特尔 QuartusPrime 软件套件。该套件采用新款专用 IP，明确支持 ASIC 仿真和原型设计。
英特尔Stratix 10 GX 10M FPGA 是第一款使用EMIB 技术并在逻辑和电气上将两个FPGA 构造晶片结合到一起的英特尔FPGA。在该设备上，数万个连接通过多颗EMIB 将两个FPGA 构造晶片进行连接，从而在两个单片FPGA 构造晶片之间形成高带宽连接。
