展会邀约|共探IC设计与验证前沿技术，HyperSemu与您相约DVCon China 2023！
2023年9月20日，由Accellera Systems Initiative主办的“DVCon China 2023”将在上海淳大万丽酒店召开。
亚科鸿禹作为数字前端EDA工具供应商受邀参会，将携全新升级版“融合硬件仿真加速器HyperSemu”亮相，诚邀广大产业界专家莅临115展位交流指导。
HyperSemu Emulator
提供极致ROI的多元仿真验证加速解决方案
HyperSemu是亚科鸿禹基于广泛市场应用和深度创新研发全面升级的融合硬件仿真加速器，继承上一代产品“全流程一键编译、指数级仿真加速，显著缩短开发周期、最高ROI多元验证解决方案”等高性能和高回报率优势的基础上，着重提升编译速度、丰富调试手段、提升易用性。
HyperSemu支持增量编译和高效并行综合，支持多时钟配置，提供灵活的功能模式、简洁的界面流程、丰富的调试手段，适用于各领域中大规模数字芯片设计仿真验证场景，为5G、人工智能、汽车电子、物联网等前沿数字设计提供极致ROI的多元仿真验证加速解决方案。
HyperSemu关键创新
融合FPGA原型验证和硬件仿真加速功能，通过不同的软件生态在同一套硬件系统实现双重验证功能；
提供丰富Transactor库，支持SPI、JTAG、UART、GPIO、AMBA3/4系列、STREAM等常用类型，支持应用场景定制；
对大规模设计进行RTL级模块划分并执行多模块并行综合，实现综合流程的多倍提速；支持增量编译，设计迭代仅需重新综合修改的子模块，极大缩短迭代综合进程；
提供丰富Debug API接口，可在CTB/SVTB中直接调用；支持Debug和Regression调试模式，最大化不同验证阶段的调试效率；
支持服务器集群环境下多用户编译，大幅提升工具及团队产率；
简化操作、丰富人机交互形式，提升操作效率，支持GUI/Batch/交互式Command模式，满足更多使用场景操作需求；
提供丰富Primary时钟资源，可供RunTime阶段灵活配置；
提供硬件断点、静态探针回读、动态扫描链回读、故障注入等更丰富debug手段，快速定位纠错。
关于DVCon China
♦ SVA 或 PSL
♦ 基于UVM的统一验证方法学
♦ 基于IP-XACT的IP重用、自动化与系统集成
♦ 使用UPF的低功耗设计与验证
