EN

  • 首页
    • 首页
  • 产品服务
    • 硬件仿真加速器
      • HyperSemu Emulator
      • HyperEMU Emulator
    • FPGA原型验证
      • VeriTiger-V19P系列
      • VeriTiger-E4000T系列
      • VeriTiger-V13P
      • VeriTiger-V9P
      • VeriTiger-K115
      • VeriTiger-VP1802
    • FPGA代码测评工具
      • 海捷斯缪
    • IP/VIP/Transactor
      • IP/VIP/Transactor
    • 代理EDA工具
      • Visual Verification™ Suite
      • 在线SoC集成工具
      • 多款工程仿真软件
    • 设计验证服务
      • 设计验证服务
  • 方案应用
    • 高阶应用
    • 行业应用
    • 客户体验
  • 新闻中心
    • 公司新闻
    • 活动预告
    • 伙伴新闻
  • 支持中心
    • 视频中心
    • 技术专栏
  • 关于我们
    • 公司概括
    • 大事年表
    • 联系我们
    • 人才招募
    • 原型验证
    • 硬件仿真加速器
    • VU19P
    • VU440
    • Semu
  • EN
热词 原型验证 硬件仿真加速器 VU19P VU440 Semu
栏目分类
  • 全部(0)
  • 产品中心(0)
  • 技术专栏(0)
  • 新闻中心(0)
  • 视频中心(0)
时间分类
  • 全部(0)
  • 一个月内(0)
  • 六个月内(0)
  • 一年以内(0)
MD
使用Blue Pearl软件(Blue Pearl Software)公司可视化验证套件(Visual Verification Suite)中的管理仪表盘(Management Dashboard)工具可以提高RTL设计的高可靠性。管理仪表盘(Management Dashboard)工具提供实时可见的ASIC、FPGA和IP的RTL设计规则检查(RTL lint)和CDC检查(CDC analysis),以更好的推进研发进度、降低开发风险,提高设计整体质量。Management Dashboard(管理仪表板)是Visual Verification Suite(可视化验证套件)中的一个独立功能,它提供RTL验证(RTL lint)进度的实时可见性,提供图形化的工程报告,并且可以根据出文档或者设计复盘等不同需求定制图形化报告的内容,不管是RTL分析(RTL lint)报告还是跨时钟域(CDC)解决方案报告,Management Dashboard(管理仪表板)的图形化报告都会对其中的覆盖范围、错误、警告和一些可忽略的规则进行高亮标注。项目经理或开发工程师可以自行选择对哪些内容做省略、哪些内容重点显示、哪些内容做高亮标注,这样他们可以快速的得到自己目标位置的RTL分析(RTL lint)报告。Management Dashboard(管理仪表板)即支持交互式运行,也支持批量处理运行,对于从事多个ASIC设计或FPGA系统设计的个人和设计团队非常有帮助。Microsoft Office工具可以轻松的从Management Dashboard(管理仪表板)中导出图形报告,导出的报告可以便捷的摘取到文档或者设计复盘文件中,这项优势使得Management Dashboard(管理仪表板)项目更新或设计复盘的理想选择。Management Dashboard(管理仪表板)中的图形信息可以轻松导出到 Microsoft Office工具中,以便存放在相关文件和标准报告中,使其成为设计更新或者检视项目代码的理想选择。
http://hypersilicon.com/yahong/product/suite/cate/1 工具代理 > 2022-10-06
CDC Analysis
现代ASIC、SoC和FPGA动辄数百万门、数千万门、数亿门的设计规模,系统都由内存DDR、收发器、第三方IP和处理器核心等组成。为了使数据从一个异步时钟域正确地传输到另一个时钟域,需要有一个同步器(synchronizer)来可靠地捕获数据并避免亚稳态(metastability)。Blue Pearl的时钟域交叉分析(Clock Domain Crossing Analysis,CDC Analysis)解决方案提供了一套完整的CDC(Clock Domain Crossing)分析、一套ACE方案解决迭代和反应式CDC设置问题,以及一套全面的调试工具,为ASIC和FPGA设计提供高效有力的时钟域交叉(CDC)问题分析的能力,包括通过发现不合适的同步器或时钟域分组来减少亚稳态;标识CDC同步类型;具有使用IP块建模的能力来减少复杂性和调节缺乏可用模型等问题;提供分析报告和原理图,以理解和调试CDC同步;能够识别时钟和FPGA时钟发生器,实现高效快捷部署;CDC功能被集成在Analyze RTL™工具中,可以在Analyze RTL™工具中灵活选用。Blue Pearl的时钟域交叉分析(CDC Analysis)解决方案的操作设置也非常的简单便捷,可以轻松实现自动的时钟和复位识别、时钟域信息的SDC输入、识别FPGA时钟发生器模块来传播时钟、理解高级时钟交互图。
http://hypersilicon.com/yahong/product/suite/cate/1 工具代理 > 2022-10-06
Analyze RTL™
现代ASIC、SoC和FPGA动辄数百万门、数千万门、数亿门的设计规模,系统都由内存DDR、收发器、第三方IP和处理器核心等组成。RTL代码设计问题在仿真验证过程中非常耗时且难以调试。为了减少验证和调试时间,设计工程师需要有效的工具在做相关验证和综合之前快速识别问题。 Blue Pearl软件(Blue Pearl Software)公司RTL分析器(Analyze RTL™)提供强有力的RTL分析(RTL lint)和调试(debug)能力、FSM分析、高速设计的RTL检查等实时检查、修复功能,快速识别设计问题,加速RTL验证和调试,是业界错误发现和修复率最高的工具,可以快速识别关键的设计问题,预先发现并修复问题,简化软件仿真和综合的过程,提高设计的整体质量。 RTL分析器(Analyze RTL™)在Blue Pearl软件(Blue Pearl Software)公司可视化验证环境(Visual Verification Environment)中使用,可利用环境中的智能化排序和信息过滤等功能实现快速调试,可视化验证环境(Visual Verification Environment)的主要特征有低噪声、根据设计风格进行定制化检查、建议设置,和豁免迁移等。 Blue Pearl软件(Blue Pearl Software)公司的RTL分析器(Analyze RTL™)将应用方法学和具有形式验证能量的super-lint工具的巨量分析充分的融合到了一个高性能、高验证容量的解决方案中。使用Blue Pearl软件(Blue Pearl Software)公司的验证工具,开发者可以获得强大的内置检查和形式分析的独特组合,为您提供最全面和强大的静态设计检查功能。
http://hypersilicon.com/yahong/product/suite/cate/1 工具代理 > 2022-10-06
SmartDV--DFI SYNTHESIZABLE Transactor
SmartDV--DFI SYNTHESIZABLE Transactor
http://hypersilicon.com/yahong/product/transactor/cate/1 IP/VIP/Transactor > 2022-10-06
SmartDV--MISC MEMORY SYNTHESIZABLE Transactor
SmartDV--MISC MEMORY SYNTHESIZABLE Transactor
http://hypersilicon.com/yahong/product/transactor/cate/1 IP/VIP/Transactor > 2022-10-06
SmartDV--DIMM MEMORY SYNTHESIZABLE Transactor
SmartDV--DIMM MEMORY SYNTHESIZABLE Transactor
http://hypersilicon.com/yahong/product/transactor/cate/1 IP/VIP/Transactor > 2022-10-06
SmartDV--NON VOLATILE MEMORY SYNTHESIZABLE Transactor
SmartDV--NON VOLATILE MEMORY SYNTHESIZABLE Transactor
http://hypersilicon.com/yahong/product/transactor/cate/1 IP/VIP/Transactor > 2022-10-06
SmartDV--SRAM MEMORY SYNTHESIZABLE Transactor
SmartDV--SRAM MEMORY SYNTHESIZABLE Transactor
http://hypersilicon.com/yahong/product/transactor/cate/1 IP/VIP/Transactor > 2022-10-06
SmartDV--SDRAM MEMORY SYNTHESIZABLE Transactor
SmartDV--SDRAM MEMORY SYNTHESIZABLE Transactor
http://hypersilicon.com/yahong/product/transactor/cate/1 IP/VIP/Transactor > 2022-10-06
SmartDV--HIGH BANDWIDTH MEMORY SYNTHESIZABLE Transactor
SmartDV--HIGH BANDWIDTH MEMORY SYNTHESIZABLE Transactor
http://hypersilicon.com/yahong/product/transactor/cate/1 IP/VIP/Transactor > 2022-10-06
  • «
  • 1
  • 2
  • ...
  • 4
  • 5
  • 6
  • 7
  • 8
  • ...
  • 11
  • 12
  • »

我们的产品

成为“中国领先的数字前端EDA工具供应商”

我们的理念

坚持做难而有价值的事,持续为客户创造价值

产品服务

  • FPGA原型验证
  • 硬件仿真加速
  • IP/VIP/Transactor
  • Visual Verification Suite
  • 在线SoC集成平台
  • 设计/验证服务

联系我们

  • 销售电话:0510-68852377
  • 合作邮箱:hypersilicon@hypersilicon.com
  • 简历投递:zhaopin@hypersilicon.com
  • 总部地址:无锡市锡山区丹山路66号 兖矿信达大厦11-12层

Copyright ©无锡亚科鸿禹电子有限公司   ICP备2022000980号-1     京公网安备 11010802033679号

联系我们

定制方案 销售咨询:hypersilicon@hypersilicon.com
请选择产品与服务类型

注:亚科鸿禹7*24小时竭诚服务, 我们将尽快分析您的需求并与您联系

注:亚科鸿禹7*24小时竭诚服务, 我们将尽快分析您的需求并与您联系

注:亚科鸿禹7*24小时竭诚服务, 我们将尽快分析您的需求并与您联系

注:亚科鸿禹7*24小时竭诚服务, 我们将尽快分析您的需求并与您联系

注:亚科鸿禹7*24小时竭诚服务, 我们将尽快分析您的需求并与您联系

注:亚科鸿禹7*24小时竭诚服务, 我们将尽快分析您的需求并与您联系

注:亚科鸿禹7*24小时竭诚服务, 我们将尽快分析您的需求并与您联系